(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平9-17972

(43)公開日 平成9年(1997)1月17日

(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ			技術表示箇所
HOIL	27/108 21/8242			H01L	27/10 27/04	651 C	
	27/04				21/04		
	21/822						

審査請求 未請求 請求項の数20 〇L (全 27 頁)


		小园里田	不明不 明不列 少数 20 OL (主 21 頁)
(21)出願番号	特願平7-166091	(71)出顧人	000006013
·			三菱電機株式会社
(22)出顧日	平成7年(1995)6月30日		東京都千代田区丸の内二丁目2番3号
		(72)発明者	黒岩 丈晴
			兵庫県尼崎市塚口本町八丁目1番1号 三
			菱電機株式会社半導体基礎研究 所内
		(72)発明者	堀川 剛
		ļ	兵庫県尼崎市塚口本町八丁目1番1号 三
			菱電機株式会社半導体基礎研究所內
		(72)発明者	蔣田 哲郎
			兵庫県尼崎市塚口本町八丁目1番1号 三
			菱電機株式会社半導体基礎研究所內
		(74)代理人	弁理士 高田 守 (外4名)
			最終頁に続く

(54) 【発明の名称】 半導体記憶装置及びその製造方法

(57)【要約】 (修正有)

【目的】 高集積化された半導体集積回路などに用いられる薄膜キャパシタの高品位化を図る。

【構成】 キャパシタ下部電極114をイリジウムやルテニウムからなる金属電極とそれらの酸化物からなる金属酸化膜とで構成し、キャパシタ下部電極114の表面が金属酸化膜131で覆われているようにし、電極の加工を容易にするともに、キャパシタ誘電体膜115形成時の高温の酸化雰囲気でも電極表面が反応しない安定なキャパシタ特性を得られるようにした。



【特許請求の範囲】

【請求項1】 主表面を有する半導体基板と、前記半導 体基板の主表面上に形成され、前記半導体基板の主表面 にまで達する開口部を有する層間絶縁膜と、前記開口部 に埋め込まれた接続部材と、前記接続部材を介して前記 半導体基板の主表面と電気的に接続されたキャパシタ下 部電極と、前記キャパシタ下部電極上に形成された高誘 電率材料からなるキャパシタ誘電体膜と、前記キャパシ タ誘電体膜上に形成されたキャパシタ上部電極とを備え た半導体記憶装置であって、

前記キャパシタ下部電極が金属電極と金属酸化膜とで構 成されていて、前記金属電極がルテニウム又はイリジウ ムを主たる構成元素とし、前記金属酸化膜が前記金属電 極を構成する元素の酸化物からなり、かつ、前記金属電 極に接して前記金属電極の少なくとも上面及び側面を覆 うように構成されていることを特徴とする半導体記憶装 置。

【請求項2】 主表面を有する半導体基板と、前記半導 体基板の主表面上に形成され、前記半導体基板の主表面 にまで達する開口部を有する層間絶縁膜と、前記開口部 に埋め込まれた接続部材と、前記接続部材を介して前記 半導体基板の主表面と電気的に接続されたキャパシタ下 部電極と、前記キャパシタ下部電極上に形成された高誘 電率材料からなるキャパシタ誘電体膜と、前記キャパシ タ誘電体膜上に形成されたキャパシタ上部電極とを備え た半導体記憶装置であって、

前記キャパシタ下部電極がコンタクト層と金属電極と金 属酸化膜とで構成されていて、前記金属電極がルテニウ ム又はイリジウムを主たる構成元素とし、前記コンタク ト層が前記金属電極を構成する元素のシリサイドからな り、かつ、前記金属電極と前記接続部材との間に挟持さ れており、前記金属酸化膜が前記金属電極を構成する元 素の酸化物からなり、かつ、前記金属電極に接して前記 金属電極の少なくとも上面及び側面を覆うように構成さ れていることを特徴とする半導体記憶装置。

【請求項3】 前記金属電極の上面及び側面に形成され る前記金属酸化膜の厚みが20 nm以上100 nm以下 であることを特徴とする請求項1又は請求項2に記載さ れた半導体記憶装置。

【請求項4】 前記金属電極の上面に形成される前記金 属酸化膜の厚みが100mm以上200mm以下であ り、かつ、側面に形成される前記金属酸化膜の厚みが2 0 n m以上100 n m以下であることを特徴とする請求 項1又は請求項2に記載された半導体記憶装置。

【請求項5】 前記接続部材の上端が前記層間絶縁膜表 面から30nm以上へこんでいることを特徴とする請求 項1~請求項4のいずれか1つに記載された半導体記憶 装置。

【請求項6】 前記層間絶縁膜と前記キャパシタ下部電 極との間に密着層が形成されていることを特徴とする請 求項1~請求項5のいずれか1つに記載された半導体記 憶装置。

【請求項7】 前記層間絶縁膜と前記キャパシタ下部電 極との間に密着層が形成され、かつ前記コンタクト層が 前記密着層を構成する元素のシリサイド、又は前記キャ パシタ下部電極を構成する元素のシリサイドのうち少な くとも一方で構成されていることを特徴とする請求項2 に記載された半導体記憶装置。

前記金属電極の上面及び側面に形成され 【請求項8】 る前記金属酸化膜の厚みが20nm以上100nm以下 であることを特徴とする請求項7に記載された半導体記 憶装置。

【請求項9】 前記金属電極の上面に形成される前記金 属酸化膜の厚みが100nm以上200nm以下であ り、かつ、側面に形成される前記金属酸化膜の厚みが2 0 n m以上100 n m以下であることを特徴とする請求 項7に記載された半導体記憶装置。

【請求項10】 前記接続部材の上端が前記層間絶縁膜 表面から30nm以上へこんでいることを特徴とする請 求項7に記載された半導体記憶装置。

【請求項11】 半導体基板の主表面上に、該主表面に まで達する開口部を有する層間絶縁膜を形成する工程 と、

前記開口部に接続部材を埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を形成した 後、該金属薄膜を所定のキャパシタ下部電極構造に加工 する工程と、

前記金属薄膜電極を構成する元素の酸化物からなる金属 酸化膜電極を、前記金属薄膜電極表面の急速熱酸化処理 と酸素を含むガス雰囲気中でのプラズマ処理とのうちの 少なくとも1つの処理により形成する工程と、

前記金属酸化膜電極上に、高誘電率材料からなるキャパ シタ誘電体膜とキャパシタ上部電極とを順次形成する工 程とを含む半導体記憶装置の製造方法。

【請求項12】 半導体基板の主表面上に、該主表面に まで達する開口部を有する層間絶縁膜を形成する工程 と、

前記開口部に接続部材を埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を形成する 工程と、

前記金属薄膜を構成する元素の酸化物からなる金属酸化 膜を、前記金属薄膜上に形成した後、前記金属薄膜と前 記金属酸化膜とからなる積層膜を所定のキャパシタ下部 電極構造に加工する工程と、

前記加工工程の後で、キャパシタ下部電極側面に現れる 前記金属薄膜電極表面を、急速熱酸化処理と酸素を含む

ガス雰囲気中でのプラズマ処理とのうちの少なくとも1 つの処理により酸化し、金属酸化膜電極とする工程と、 前記金属酸化膜電極上に、高誘電率材料からなるキャパ シタ誘電体膜とキャパシタ上部電極とを順次形成する工 程とを含む半導体記憶装置の製造方法。

【請求項13】 半導体基板の主表面上に、該主表面に まで達する開口部を有する層間絶縁膜を形成する工程 と、

前記開口部にシリコンを主成分とする接続部材を埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的に接続されるキャパシタ下部電極としてルテニウム又はイリジウムが主たる構成元素である金属薄膜を形成した後、該金属薄膜を所定のキャパシタ下部電極構造に加工する工程と、

前記金属薄膜電極を構成する元素の酸化物からなる金属酸化膜電極を、前記金属薄膜電極表面の急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により形成する工程と、

前記金属薄膜のシリサイド層が前記金属電極と前記接続 部材との間に形成されるよう熱処理を行う工程と、

前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項14】 半導体基板の主表面上に、該主表面にまで達する開口部を有する層間絶縁膜を形成する工程と、

前記開口部にシリコンを主成分とする接続部材を埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を形成する 工程と、

前記金属薄膜を構成する元素の酸化物からなる金属酸化 膜を前記金属薄膜上に形成した後、前記金属薄膜と前記 金属酸化膜とからなる積層膜を所定のキャパシタ下部電 極構造に加工する工程と、

前記加工工程の後で、キャパシタ下部電極側面に現れる前記金属薄膜電極表面を、急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により酸化し、金属酸化膜電極とする工程と、前記金属薄膜のシリサイド層が前記金属電極と前記接続部材との間に形成されるよう熱処理を行う工程と、前記金属配化時間にして、本話用中に対している。

前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項15】 半導体基板の主表面上に、該主表面にまで達する開口部を有する層間絶縁膜を形成する工程と、

前記開口部の一部を接続部材で埋め込む工程と、

4

前記接続部材を介して前記半導体基板の主表面と電気的に接続されるキャパシタ下部電極としてルテニウム又はイリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成した 後、該金属薄膜を所定のキャパシタ下部電極構造に加工する工程と、

前記金属薄膜電極を構成する元素の酸化物からなる金属酸化膜電極を、前記金属薄膜電極表面の急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により形成する工程と、

前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項16】 半導体基板の主表面上に、該主表面にまで達する開口部を有する層間絶縁膜を形成する工程と、

前記開口部の一部を接続部材で埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成する工 程と、

前記金属薄膜を構成する元素の酸化物からなる金属酸化 膜を前記金属薄膜上に形成した後、前記金属薄膜と前記 金属酸化膜とからなる積層膜を所定のキャパシタ下部電 極構造に加工する工程と、

前記加工工程の後で、キャパシタ下部電極側面に現れる前記金属薄膜電極表面を、急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により酸化し、金属酸化膜電極とする工程と、前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項17】 半導体基板の主表面上に、該主表面にまで達する開口部を有する層間絶縁膜を形成する工程と、

前記開口部の一部をシリコンを主成分とする接続部材で 埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 60 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成した 後、該金属薄膜を所定のキャパシタ下部電極形状に加工 する工程と、

前記金属薄膜電極を構成する元素の酸化物からなる金属酸化膜電極を、前記金属薄膜電極表面の急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により形成する工程と、

前記金属薄膜のシリサイド層が前記金属電極と前記接続 50 部材との間に形成されるよう熱処理を行う工程と、

る。

前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項18】 半導体基板の主表面上に、該主表面にまで達する開口部を有する層間絶縁膜を形成する工程と、

前記開口部の一部をシリコンを主成分とする接続部材で埋め込む工程と、

前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成する工 程と、

前記金属薄膜を構成する元素の酸化物からなる金属酸化 膜を前記金属薄膜上に形成した後、前記金属薄膜と前記 金属酸化膜とからなる積層膜を所定のキャパシタ下部電 極構造に加工する工程と、

前記加工工程の後で、キャパシタ下部電極側面に現れる前記金属薄膜電極表面を、急速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処理とのうちの少なくとも1つの処理により酸化し、金属酸化膜電極とする工程と、前記金属薄膜のシリサイド層が前記金属電極と前記接続部材との間に形成されるよう熱処理を行う工程と、前記金属酸化膜電極上に 真誘電窓材料からなるまれば

前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含む半導体記憶装置の製造方法。

【請求項19】 キャパシタ下部電極としてのルテニウム又はイリジウムを主たる構成元素とする金属薄膜の酸化物を形成する工程の後に、化学的機械研磨法により前記キャパシタ下部電極表面を平坦化する工程を含むことを特徴とする請求項12、請求項14、請求項16又は請求項18に記載された半導体記憶装置の製造方法。

【請求項20】 層間絶縁膜の開口部を接続部材で埋め 込む工程の後に、前記層間絶縁膜と前記キャパシタ下部 電極とを密着させる密着層を形成する工程を含むことを 特徴とする請求項11~請求項19のいずれか1つに記 載された半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置及びその製造方法に関するものであって、とくに高誘電率の材料をキャパシタ誘電体膜に用いたDRAM(Dynamic Random AccessMemory)の構造及びその製造方法に関するものである。

[0002]

【従来の技術】従来より、記憶情報のランダムな入出力が可能な半導体記憶装置の1つとして、DRAMが広く用いられている。そして、一般にDRAMは、多数の記憶情報を蓄積する記憶領域であるメモリセルアレイ部と、外部との入出力に必要な周辺回路部とを有してい

6

【0003】図43は、一般的なDRAMの構成を示す ブロック図である。図43に示すように、DRAM15 0は、記憶情報を蓄積するためのメモリセルを選択するた りのアドレス信号を外部から受けるロウアンドカラムた めのアドレス信号を外部から受けるロウアンドカラムア ドレスバッファ152と、そのアドレス信号を解読する ことによってメモリセルを指定するロウデコーダ153 及びカラムデコーダ154と、指定されたメモリセルに 蓄積された信号を増幅して読み出すためのセンスリフレッシュアンプ155と、データ入出力のためのデータインバッファ156及びデータアウトバッファ157と、 クロック信号を発生させるためのクロックジェネレータ 158とを備えている。

【0004】半導体チップ上で大きな面積を占めるメモリセルアレイ151には、単位記憶情報を蓄積するためのメモリセルがマトリクス上に複数個配置されている。一般に、一つのメモリセルは、一つのMOS(Metal Oxide Semiconductor)トランジスタと、これに接続された一つのキャパシタとで構成されている。このようなメモリセルは、1トランジスタ1キャパシタ型のメモリセルと呼ばれている。このタイプのメモリセルは、構成が簡単なため、メモリセルアレイ151の集積度を向上させることが容易である。このため、大容量のDRAMにおいて広く用いられている。

【0005】また、DRAMのメモリセルは、キャパシタの構造によっていくつかのタイプに分類することができる。この中にスタックトキャパシタと呼ばれるものがある。このスタックトキャパシタは、キャパシタの主要部をゲート電極やフィールド酸化膜の上にまで延在させることによって、キャパシタの電極間の対向面積を増大させるものである。

【0006】スタックトキャパシタは、このような特徴を有するため、半導体記憶装置の集積化に伴って素子が微細化された場合でも、キャパシタ容量を確保することが可能になる。その結果、半導体記憶装置の高集積化に伴ってスタックトキャパシタが多く用いられるようになった。

【0007】しかしながら、素子が更に微細化され、例 えば256MbitDRAMなどにおいては、上記のス タックトキャパシタを使用したとしても、もはや一定の キャパシタ容量を確保することは困難となる。

【0008】そこで、キャパシタ容量を増大させるため、キャパシタ誘電体膜として、P2T(チタン酸ジルコン酸鉛)等の高誘電率材料からなる誘電体膜を使用するといった試みがなされている。図44には、キャパシタ誘電体膜としてP2T等の高誘電率材料を用いたDRAMの一例が示されている。

【0009】図44に示すように、P型半導体基板10 1の主表面における素子分離領域には、フィールド酸化 膜102が形成されている。半導体基板101の主表面 における素子形成領域には、トランスファゲートトラン ジスタ103a、103bが形成されている。

【0010】トランスファゲートトランジスタ103a は、半導体基板101の主表面に間隔をあけて形成され たソース/ドレイン領域となるN型不純物領域106 c、106a間のチャネル領域121上にゲート絶縁膜 105を介して形成されたゲート電極104bを有して いる。

【0011】トランスファゲートトランジスタ103b は、ソース/ドレイン領域となるN型不純物領域106 a、106bとこの不純物領域106a、106b間の チャネル領域121上にゲート絶縁膜105を介して形 成されたゲート電極104cを有している。

【0012】一方、フィールド酸化膜102上には、他 のトランスファゲートトランジスタのゲート電極104 dが延在している。ゲート電極104b、104c、1 04 dを覆うように酸化膜107が形成されている。ま た、不純物領域106a上には、この不純物領域106 aに電気的に接続されるように埋め込みビット線108 が形成されている。この埋め込みビット線108を覆う ように絶縁層109が形成されている。

【0013】これらの絶縁膜109および酸化膜107 を覆うように第1の層間絶縁膜110が形成されてい る。この第1の層間絶縁膜110の上面は平坦化されて いる。第1の層間絶縁膜110において、不純物領域1 06 b上に位置する部分にコンタクトホール 1 1 0 a が 形成されている。

【0014】このコンタクトホール110a内には、不 形成されている。このプラグ111の上面から第1の層 間絶縁膜110の上面にわたって、白金等からなるキャ パシタ下部電極114が形成されている。

【0015】キャパシタ下部電極114を覆うようにキ ャパシタ誘電膜115が形成されている。このキャパシ タ誘電体115としては、P Z T や S r T i O 3等が用 いられる。このキャパシタ誘電体膜115を覆うように キャパシタ上部電極116が形成されている。このキャ パシタ上部電極116としては、普通、白金等が用いら れる。

【0016】キャパシタ上部電極116を覆うように第 2の層間絶縁膜117が形成されている。この第2の層 間絶縁膜117の上面は平坦化されている。第2の層間 絶縁膜117上には、間隔を隔てて第1のアルミ配線層 118が形成されている。この第1のアルミ配線層11 8を覆うように保護膜119が形成されている。この保 護膜119上には、アルミニウム配線層120が形成さ れている。

【0017】上記のキャパシタ下部電極114と、キャ パシタ誘電体膜115と、キャパシタ上部電極116と で、キャパシタ160が構成されている。次に、図45 ~図53を用いて、図44に示される従来のDRAMの 製造方法について説明する。図45~図53は、従来の

DRAMの製造工程の第1工程から第9工程を示す断面 図である。

【0018】まず、図45に示すように、半導体基板1 01の主表面上の素子分離領域に、LOCOS (Local Oxidation of Silicon)法を用いてフィールド酸化膜1 02を形成する。次に、熱酸化法などを用いて、ゲート 10 絶縁膜105を形成する。このゲート絶縁膜105上及 びフィールド酸化膜102上に、選択的にゲート電極 (ワード線) 104b、104c、104dを形成す る。

【0019】これらのゲート電極104b、104c、 104 dをマスクとして用いて、半導体基板101の主 表面に不純物を注入することによって、不純物領域10 6 c、106 a、106 bをそれぞれ形成する。そし て、ゲート電極104b、104c、104dを覆うよ うに酸化膜107を形成する。

20 【0020】そして、多結晶シリコンを半導体基板10 1全面上に形成した後で所定形状にパターニングするこ とによって、不純物領域106aに電気的に接続される 埋め込みビット線108を形成する。この埋め込みビッ ト線108を覆うように絶縁層109を形成する。この 後、CVD (Chemical Vapour Deposition) 法等を用い て、第1の層間絶縁膜110を形成する。そして、この 第1の層間絶縁膜110に平坦化処理を施すことによっ て、第1の層間絶縁膜110の上面を平坦化する。

【0021】次に、図46に示すように、第1の層間絶 純物領域106bと電気的に接続されたプラグ111が 30 縁膜110上に、所定形状にパターニングされたレジス トパターン122を形成する。このレジストパターン1 22をマスクとして用いて、第1の層間絶縁膜110に 異方性エッチング処理を施す。この後、レジストパター ン122を除去する。これによって、図47に示されて いるように、コンタクトホール110aが形成される。 【0022】次に、図48に示すように、CVD法等を 用いて、コンタクトホール110aを埋め込みかつ第1 の層間絶縁膜110を覆うように、多結晶シリコン層1 11aを形成する。この多結晶シリコン層 111aをエ 40 ッチバックすることによって、図49に示されているよ うに、コンタクトホール110a内にプラグ111が形 成される。

> 【0023】次に、図50に示すように、スパッタリン グ法などを用いて、プラグ111及び第1の層間絶縁膜 110上に白金層114等を形成する。この白金層11 4 等の上に、所定形状にパターニングされたレジストパ ターン123を形成する。

【0024】次に、上記のレジストパターン123をマ スクとして用いて、白金層114等にエッチング処理を 50 施す。これによって、図51に示されているように、キ

ャパシタ下部電極114が形成される。

【0025】次に、図52に示すように、スパッタリング法やCVD法等を用いて、キャパシタ下部電極114を覆うように高誘電率材料からなるキャパシタ誘電体膜115の材質としては、PZTやSrTiO3等が用いられる。キャパシタ誘電体膜115を覆うようにして、白金層116を形成する。この白金層116を所定形状に加工することによって、キャパシタ上部電極116が形成される。

【0026】次に、図53に示すように、CVD法等を用いて、キャパシタ上部電極116を覆うように第2の層間絶縁膜117を形成する。この第2の層間絶縁膜117上に、所定間隔をあけて、第1のアルミ配線層118を形成する。そして、この第1のアルミ配線層118を覆うように、CVD法等を用いて、シリコン酸化膜等からなる保護膜119を形成する(図44参照)。この保護膜119上に、第2のアルミ配線層120を形成する(図44参照)。以上の工程を経て、図44に示されている従来のDRAMが完成する。

[0027]

【発明が解決しようとする課題】しかしながら、上記の 従来のDRAMには、次に説明するような問題点があっ た。すなわち、従来例においては、層間絶縁膜の開口部 を介して半導体基板の主表面と電気的に接続されたキャ パシタ下部電極及びキャパシタ誘電体膜上に形成された キャパシタ上部電極等には、白金膜が用いられてきた。 この白金膜は、誘電体膜との界面に反応層を形成しにく いという長所はあるものの、反応性に乏しいためその加 工が難しいという問題があった。また、白金以外の電極 材として例えば酸化ルテニウム等が知られているが、こ れら材料の薄膜は、層間絶縁膜に用いられるシリコン酸 化膜との密着性に問題があった。また、この場合酸化ル テニウムの形成時に、プラグ材として用いるシリコンの 酸化が避けられず、コンタクト抵抗の増加やキャパシタ ンスの低下が生じるといった問題があった。また、酸化 ルテニウムが高温酸素雰囲気に長時間暴露されると表面 が荒れ、リーク電流が増加するといった問題があった。 さらに、ルテニウム、イリジウム等の金属電極形成後に 高温の熱処理が施される場合、酸化性の雰囲気でなくと もこれら金属電極表面の荒れがおこる場合があり、リー ク電流の増加がおこるという問題もあった。

【0028】本発明は、上記のような問題点を解消するためになされたものであって、その製造が容易で、かつ、高いキャパシタンスのセルキャパシタを有する半導体装置、あるいはその製造方法を提供することを目的とする。

[0029]

【課題を解決するための手段】上記の目的を達すべくな された本発明の第1の態様は、主表面を有する半導体基 10

板と、前記半導体基板の主表面上に形成され、前記半導体基板の主表面にまで達する開口部を有する層間絶縁膜と、前記開口部に埋め込まれた接続部材と、前記接続部材を介して前記半導体基板の主表面と電気的に接続されたキャパシタ下部電極と、前記キャパシタ誘電体膜上に形成された高誘電率材料からなるキャパシタ誘電体膜とで構成されたキャパシタ下部電極が金属電極と金属酸化膜とで構成されて、前記金属電極がルテニウム又はイリジウムを主たる構成元素とし、前記金属酸化膜が前記金属電極を構成する元素の酸化物からなり、かつ、前記金属電極に接して前記金属電極の少なくとも上面及び側面を覆うように構成されていることを特徴とするものである。

【0030】本発明の第2の態様は、主表面を有する半 導体基板と、前記半導体基板の主表面上に形成され、前 記半導体基板の主表面にまで達する開口部を有する層間 絶縁膜と、前記開口部に埋め込まれた接続部材と、前記 接続部材を介して前記半導体基板の主表面と電気的に接 20 続されたキャパシタ下部電極と、前記キャパシタ下部電 極上に形成された高誘電率材料からなるキャパシタ誘電 体膜と、前記キャパシタ誘電体膜上に形成されたキャパ シタ上部電極とを備えた半導体記憶装置であって、前記 キャパシタ下部電極がコンタクト層と金属電極と金属酸 化膜とで構成されていて、前記金属電極がルテニウム又 はイリジウムを主たる構成元素とし、前記コンタクト層 が前記金属電極を構成する元素のシリサイドからなり、 かつ、前記金属電極と前記接続部材との間に挟持されて おり、前記金属酸化膜が前記金属電極を構成する元素の 酸化物からなり、かつ、前記金属電極に接して前記金属 電極の少なくとも上面及び側面を覆うように構成されて いることを特徴とするものである。

【0031】本発明の第3の態様は、本発明の第1又は第2の態様にかかる半導体記憶装置において、前記金属電極の上面及び側面に形成される前記金属酸化膜の厚みが20nm以上100nm以下であることを特徴とするものである。

【0032】本発明の第4の態様は、本発明の第1又は 第2の態様にかかる半導体記憶装置において、前記金属 40 電極の上面に形成される前記金属酸化膜の厚みが100 nm以上200nm以下であり、かつ、側面に形成され る前記金属酸化膜の厚みが20nm以上100nm以下 であることを特徴とするものである。

【0033】本発明の第5の態様は、本発明の第1~第4の態様のいずれか1つにかかる半導体記憶装置において、前記接続部材の上端が前記層間絶縁膜表面から30nm以上へこんでいることを特徴とするものである。

【0034】本発明の第6の態様は、本発明の第1~第 5の態様のいずれか1つにかかる半導体記憶装置におい て、前記層間絶縁膜と前記キャパシタ下部電極との間に 密着層が形成されていることを特徴とするものである。 【0035】本発明の第7の態様は、本発明の第2の態 様にかかる半導体記憶装置において、前記層間絶縁膜と 前記キャパシタ下部電極との間に密着層が形成され、か つ前記コンタクト層が前記密着層を構成する元素のシリ サイド、又は前記キャバシタ下部電極を構成する元素の シリサイドのうち少なくとも一方で構成されていること を特徴とするものである。

【0036】本発明の第8の態様は、本発明の第7の態 様にかかる半導体記憶装置において、前記金属電極の上 面及び側面に形成される前記金属酸化膜の厚みが20 n m以上100 nm以下であることを特徴とするものであ る。

【0037】本発明の第9の態様は、本発明の第7の態 様にかかる半導体記憶装置において、前記金属電極の上 面に形成される前記金属酸化膜の厚みが100 n m以上 200 n m以下であり、かつ、側面に形成される前記金 属酸化膜の厚みが20 nm以上100 nm以下であるこ とを特徴とするものである。

【0038】本発明の第10の態様は、本発明の第7の 態様にかかる半導体記憶装置において、前記接続部材の 上端が前記層間絶縁膜表面から30 n m以上へこんでい ることを特徴とするものである。

【0039】本発明の第11の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部に接続部材を埋め込む工程と、前記接 続部材を介して前記半導体基板の主表面と電気的に接続 されるキャパシタ下部電極としてルテニウム又はイリジ ウムが主たる構成元素である金属薄膜を形成した後、該 金属薄膜を所定のキャパシタ下部電極構造に加工する工 程と、前記金属薄膜電極を構成する元素の酸化物からな る金属酸化膜電極を、前記金属薄膜電極表面の急速熱酸 化処理と酸素を含むガス雰囲気中でのプラズマ処理との うちの少なくとも1つの処理により形成する工程と、前 記金属酸化膜電極上に、高誘電率材料からなるキャパシ 夕誘電体膜とキャパシタ上部電極とを順次形成する工程 とを含むことを特徴とするものである。

【0040】本発明の第12の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 40 記金属薄膜のシリサイド層が前記金属電極と前記接続部 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部に接続部材を埋め込む工程と、前記接 続部材を介して前記半導体基板の主表面と電気的に接続 されるキャパシタ下部電極としてルテニウム又はイリジ ウムが主たる構成元素である金属薄膜を形成する工程 と、前記金属薄膜を構成する元素の酸化物からなる金属 酸化膜を、前記金属薄膜上に形成した後、前記金属薄膜 と前記金属酸化膜とからなる積層膜を所定のキャパシタ 下部電極構造に加工する工程と、前記加工工程の後で、 キャパシタ下部電極側面に現れる前記金属薄膜電極表面

12

を、急速熱酸化処理と酸素を含むガス雰囲気中でのプラ ズマ処理とのうちの少なくとも1つの処理により酸化 し、金属酸化膜電極とする工程と、前記金属酸化膜電極 上に、高誘電率材料からなるキャパシタ誘電体膜とキャ パシタ上部電極とを順次形成する工程とを含むことを特 徴とするものである。

【0041】本発明の第13の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部にシリコンを主成分とする接続部材を 埋め込む工程と、前記接続部材を介して前記半導体基板 の主表面と電気的に接続されるキャパシタ下部電極とし てルテニウム又はイリジウムが主たる構成元素である金 属薄膜を形成した後、該金属薄膜を所定のキャパシタ下 部電極構造に加工する工程と、前記金属薄膜電極を構成 する元素の酸化物からなる金属酸化膜電極を、前記金属 薄膜電極表面の急速熱酸化処理と酸素を含むガス雰囲気 中でのプラズマ処理とのうちの少なくとも1つの処理に より形成する工程と、前記金属薄膜のシリサイド層が前 記金属電極と前記接続部材との間に形成されるよう熱処 理を行う工程と、前記金属酸化膜電極上に、高誘電率材 料からなるキャパシタ誘電体膜とキャパシタ上部電極と を順次形成する工程とを含むことを特徴とするものであ る。

【0042】本発明の第14の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部にシリコンを主成分とする接続部材を 埋め込む工程と、前記接続部材を介して前記半導体基板 の主表面と電気的に接続されるキャパシタ下部電極とし てルテニウム又はイリジウムが主たる構成元素である金 属薄膜を形成する工程と、前記金属薄膜を構成する元素 の酸化物からなる金属酸化膜を前記金属薄膜上に形成し た後、前記金属薄膜と前記金属酸化膜とからなる積層膜 を所定のキャパシタ下部電極構造に加工する工程と、前 記加工工程の後で、キャパシタ下部電極側面に現れる前 記金属薄膜電極表面を、急速熱酸化処理と酸素を含むガ ス雰囲気中でのプラズマ処理とのうちの少なくとも1つ の処理により酸化し、金属酸化膜電極とする工程と、前 材との間に形成されるよう熱処理を行う工程と、前記金 属酸化膜電極上に、高誘電率材料からなるキャパシタ誘 電体膜とキャパシダ上部電極とを順次形成する工程とを 含むことを特徴とするものである。

【0043】本発明の第15の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部の一部を接続部材で埋め込む工程と、 前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成した 後、該金属薄膜を所定のキャパシタ下部電極構造に加工 する工程と、前記金属薄膜電極を構成する元素の酸化物 からなる金属酸化膜電極を、前記金属薄膜電極表面の急 速熱酸化処理と酸素を含むガス雰囲気中でのプラズマ処 理とのうちの少なくとも1つの処理により形成する工程 と、前記金属酸化膜電極上に、高誘電率材料からなるキャパシタ誘電体膜とキャパシタ上部電極とを順次形成する工程とを含むことを特徴とするものである。

【0044】本発明の第16の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部の一部を接続部材で埋め込む工程と、 前記接続部材を介して前記半導体基板の主表面と電気的 に接続されるキャパシタ下部電極としてルテニウム又は イリジウムが主たる構成元素である金属薄膜を前記層間 絶縁膜を覆いかつ開口部内を埋め込むように形成する工 程と、前記金属薄膜を構成する元素の酸化物からなる金 属酸化膜を前記金属薄膜上に形成した後、前記金属薄膜 と前記金属酸化膜とからなる積層膜を所定のキャパシタ 下部電極構造に加工する工程と、前記加工工程の後で、 キャパシタ下部電極側面に現れる前記金属薄膜電極表面 を、急速熱酸化処理と酸素を含むガス雰囲気中でのプラ ズマ処理とのうちの少なくとも1つの処理により酸化 し、金属酸化膜電極とする工程と、前記金属酸化膜電極 上に、高誘電率材料からなるキャパシタ誘電体膜とキャ パシタ上部電極とを順次形成する工程とを含むことを特 徴とするものである。

【0045】本発明の第17の態様は、半導体記憶装置 の製造方法において、半導体基板の主表面上に、該主表 面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部の一部をシリコンを主成分とする接続 部材で埋め込む工程と、前記接続部材を介して前記半導 体基板の主表面と電気的に接続されるキャパシタ下部電 極としてルテニウム又はイリジウムが主たる構成元素で ある金属薄膜を前記層間絶縁膜を覆いかつ開口部内を埋 め込むように形成した後、該金属薄膜を所定のキャパシ タ下部電極形状に加工する工程と、前記金属薄膜電極を 構成する元素の酸化物からなる金属酸化膜電極を、前記 金属薄膜電極表面の急速熱酸化処理と酸素を含むガス雰 囲気中でのプラズマ処理とのうちの少なくとも1つの処 理により形成する工程と、前記金属薄膜のシリサイド層 が前記金属電極と前記接続部材との間に形成されるよう 熱処理を行う工程と、前記金属酸化膜電極上に、高誘電 率材料からなるキャパシタ誘電体膜とキャパシタ上部電 極とを順次形成する工程とを含むことを特徴とするもの である。

【0046】本発明の第18の態様は、半導体記憶装置の製造方法において、半導体基板の主表面上に、該主表 50

面にまで達する開口部を有する層間絶縁膜を形成する工 程と、前記開口部の一部をシリコンを主成分とする接続 部材で埋め込む工程と、前記接続部材を介して前記半導 体基板の主表面と電気的に接続されるキャパシタ下部電 極としてルテニウム又はイリジウムが主たる構成元素で ある金属薄膜を前記層間絶縁膜を覆いかつ開口部内を埋 め込むように形成する工程と、前記金属薄膜を構成する 元素の酸化物からなる金属酸化膜を前記金属薄膜上に形 成した後、前記金属薄膜と前記金属酸化膜とからなる積 層膜を所定のキャパシタ下部電極構造に加工する工程 と、前記加工工程の後で、キャパシタ下部電極側面に現 れる前記金属薄膜電極表面を、急速熱酸化処理と酸素を 含むガス雰囲気中でのプラズマ処理とのうちの少なくと も1つの処理により酸化し、金属酸化膜電極とする工程 と、前記金属薄膜のシリサイド層が前記金属電極と前記 接続部材との間に形成されるよう熱処理を行う工程と、 前記金属酸化膜電極上に、高誘電率材料からなるキャパ シタ誘電体膜とキャパシタ上部電極とを順次形成する工 程とを含むことを特徴とするものである。

14

【0047】本発明の第19の態様は、本発明の第1 2、第14、第16又は第18の態様にかかる半導体記憶装置の製造方法において、キャパシタ下部電極としてのルテニウム又はイリジウムを主たる構成元素とする金属薄膜の酸化物を形成する工程の後に、化学的機械研磨法により前記キャパシタ下部電極表面を平坦化する工程を含むことを特徴とするものである。

【0048】本発明の第20の態様は、本発明の第11~第19の態様のいずれか1つにかかる半導体記憶装置の製造方法において、層間絶縁膜の開口部を接続部材で埋め込む工程の後に、前記層間絶縁膜と前記キャパシタ下部電極とを密着させる密着層を形成する工程を含むことを特徴とするものである。

[0049]

【作用】本発明の第1の態様にかかる半導体記憶装置に おいては、金属電極がルテニウム又はイリジウムで構成 されるが、ルテニウムやイリジウムあるいはこれらの酸 化物は、白金に比べてドライエッチングによる加工が容 易であるので、電極の加工が容易となる。また、金属酸 化膜がルテニウム又はイリジウムの酸化物で構成され、 40 かつ前記金属電極に接して該金属電極の少なくとも上面 及び側面を覆うようになっているが、ルテニウムやイリ ジウムの酸化物は、誘電体膜を反応性スパッタリング法 やCVD法により堆積するときやゾルゲル法で形成した 誘電体膜を結晶化させるときの高温酸素雰囲気で安定で あるので、キャパシタンスの低下やリーク電流の増加が 生じない。さらに、キャパシタ構造をスタック型などの 立体セル構造とし、その下部電極をルテニウムやイリジ ウムで構成し、その表面を電極材の酸化層で覆えば、キ ャパシタ容量が大きくなる。

0 【0050】本発明の第2の態様にかかる半導体記憶装

置においては、基本的には本発明の第1の態様にかかる 半導体記憶装置の場合と同様の作用が生じる。さらに、 金属電極と接続部材との間に金属電極を構成する元素の シリサイドからなるコンタクト層が設けられるので、コ ンタクト抵抗が低減される。

【0051】本発明の第3の態様にかかる半導体記憶装置においては、基本的には本発明の第1又は第2の態様にかかる半導体記憶装置の場合と同様の作用が生じる。さらに、金属電極の上面及び側面に形成される金属酸化膜の厚みが、好ましく20nm以上100nm以下とされるので、該金属酸化膜の膜質が良好となる。

【0052】本発明の第4の態様にかかる半導体記憶装置においては、基本的には本発明の第1又は第2の態様にかかる半導体記憶装置と同様の作用が生じる。さらに、金属電極の上面に形成される金属酸化膜の厚みが好ましく100nm以上700nm以下とされ、側面に形成される金属酸化膜の厚みが好ましく20nm以上100nm以下とされるので、該金属酸化膜の膜質が一層良好となる。

【0053】本発明の第5の態様にかかる半導体記憶装置においては、基本的には本発明の第1~第4の態様のいずれか1つにかかる半導体記憶装置の場合と同様の作用が生じる。さらに、接続部材の上端が層間絶縁膜表面から好ましく30nm以上へこんでいるので、金属酸化膜形成時における接続部材の酸化が防止される。

【0054】本発明の第6の態様にかかる半導体記憶装置においては、基本的には本発明の第1~第5の態様のいずれか1つにかかる半導体記憶装置の場合と同様の作用が生じる。さらに、層間絶縁膜とキャパシタ下部電極との間に密着層が形成されているので、層間絶縁膜とキャパシタ下部電極との間の密着性が良好となる。

【0055】本発明の第7の態様にかかる半導体記憶装置においては、基本的には本発明の第2の態様にかかる半導体記憶装置の場合と同様の作用が生じる。さらに、層間絶縁膜とキャパシタ下部電極との間に密着層が形成されているので、層間絶縁膜とキャパシタ下部電極との間の密着性が良好となる。また、コンタクト層が密着層を構成する元素のシリサイド又はキャパシタ下部電極を構成する元素のシリサイドで構成されるので、コンタクト抵抗が一層低減される。

【0056】本発明の第8の態様にかかる半導体記憶装置においては、基本的には本発明の第7の態様にかかる半導体記憶装置の場合と同様の作用が生じる。さらに、金属電極の上面及び側面に形成される金属酸化膜の厚みが好ましく20 nm以上100 nm以下とされるので、該金属酸化膜の膜質が良好となる。

【0057】本発明の第9の態様にかかる半導体記憶装置においては、基本的には本発明の第7の態様にかかる 半導体記憶装置の場合と同様の作用が生じる。さらに、 金属電極の上面に形成される金属酸化膜の厚みが好まし 16

く100 n m以上200 n m以下とされ、側面に形成される金属酸化膜の厚みが好ましく20 n m以上100 n m以下とされるので、該金属酸化膜の膜質が一層良好となる。

【0058】本発明の第10の態様にかかる半導体記憶装置においては、基本的には本発明の第7の態様にかかる半導体記憶装置の場合と同様の作用が生じる。さらに、接続部材の上端が層間絶縁膜表面から好ましく30nm以上へこんでいるので、金属酸化膜形成時における接続部材の酸化が防止される。

【0059】本発明の第11の態様にかかる半導体記憶装置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、接続部材を介して半導体基板の主表面と電気的に接続され、この後該金属薄膜は目的のキャパシタ下部電極形状に加工される。次に、該金属薄膜電極表面の急速熱酸化処理及び/又は酸素を含むガス雰囲気中でのプラズマ処理により形成され、キャパシタ下部電極が形成される。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0060】本発明の第12の態様にかかる半導体記憶接置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、接続部材を介して半導体基板の主表面と電気的に接続される。次に、金属薄膜を構成する元素の酸化物からなる金属酸化膜が金属薄膜上に形成され、該金属薄膜と該金属酸化膜とからなる積層膜が目的のキャパシタ下部電極形状に加工される。加工後、キャパシタ下部電極形状に加工される。加工後、キャパシタ下部電極側面には金属薄膜電極表面が一部露出するが、この露出部は急速熱酸化処理及び/又は酸素を含むガステ囲気中でのプラズマ処理により酸化される。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0061】本発明の第13の態様にかかる半導体記憶装置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、接続部材を介して半導体基板の主表面と電気的に接続され、該金属薄膜は目的のキャパシタ下部電極形状に加工される。そして、金属薄膜電極を構成する元素の酸化物からなる金属酸化膜が、金属薄膜電極表面の急速熱酸化処理及び/又は酸素を含むガス雰囲気中でのプラズマ処理により形成される。さらに、金属薄膜のシリサイド層が金属電極と接続部材との間に形成されるように熱処理が行われ、キャパシタ下部電極が形成される。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0062】本発明の第14の態様にかかる半導体記憶 50 装置の製造方法においては、従来の製造手法とは異な り、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が接続部材を介して半導体基板の主表面と電気的に接続される。次に、金属薄膜を構成する元素の酸化物からなる金属酸化膜がその金属薄膜上に形成され、該金属薄膜と該金属酸化膜とからなる積層膜が目的のパシタ下部電極形状に加工される。加工後、キャパシタ下部電極側面には金属薄膜電極表面が一部露出してもが、該露出部は急速熱酸化処理及び/又は酸素を含めが、該露出部は急速熱酸化処理及び/又は酸素を含めずる。対して、該露出部は急速熱酸化処理及び/又は酸素を含めて、該露出部は急速熱酸化処理及び/又は酸素を含めて、該露出部は急速熱酸化処理及び/又は酸素を含めて、該露出部は急速熱酸化処理及び/又は酸素を含めて、方に熱処理が行われる。かくして、前に形成されるように熱処理が行われる。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0063】本発明の第15の態様にかかる半導体記憶装置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、層間絶縁膜を覆いかつ開口部内を埋め込むように形成され、接続部材を介して半導体基板の主表面と電気的に接続され、該金属薄膜は目的のキャパシタ下部電極形状に加工される。そして、金属薄膜電極を構成する元素の酸化物からなる金属酸化膜が、金属薄膜電極表面の急速熱酸化処理及び/又は酸素を含むガス雰囲気中でのプラズマ処理により形成される。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0064】本発明の第16の態様にかかる半導体記憶装置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、層間絶縁膜を覆いかつ開口部内を埋め込むように形成され、接続部材を介して半導体基板の主表面と電気的に接続される。次に、金属薄膜電極を構成する元素の酸化物からなる金属酸化膜とからなる積層膜上にがされ、該金属薄膜と該金属酸化膜とからなる積層膜が目的のキャパシタ下部電極形状に加工される。加工後、キャパシタ下部電極側面には金属薄膜電極表面が一部で終まれる。加工のが、該露出部は急速熱酸化処理及び/又は酸素を含むガス雰囲気中でのプラズマ処理により酸化される。かくして、前記のような種々の利点を備えた本発明にかかる半導体記憶装置が容易に製造される。

【0065】本発明の第17の態様にかかる半導体記憶装置の製造方法においては、従来の製造手法とは異なり、ルテニウム又はイリジウムが主たる構成元素である金属薄膜が、層間絶縁膜を覆いかつ開口部内を埋め込むように形成され、接続部材を介して半導体基板の主表面と電気的に接続され、該金属薄膜は目的のキャパシタ下部電極形状に加工される。そして、金属薄膜電極を構成する元素の酸化物からなる金属酸化膜が、金属薄膜電極表面の急速熱酸化処理及び/又は酸素を含むガス雰囲気中でのプラズマ処理により形成される。さらに、金属薄膜のシリサイド層が金属電極と接続部材との間に形成さ

18

れるように熱処理が行われる。かくして、前記のような 種々の利点を備えた本発明にかかる半導体記憶装置が容 易に製造される。

【0066】本発明の第18の態様にかかる半導体記憶 装置の製造方法においては、従来の製造手法とは異な り、ルテニウム又はイリジウムが主たる構成元素である 金属薄膜が、層間絶縁膜を覆いかつ開口部内を埋め込む ように形成され、接続部材を介して半導体基板の主表面 と電気的に接続される。次に、金属薄膜を構成する元素 の酸化物からなる金属酸化膜がその金属薄膜上に形成さ れ、該金属薄膜と該金属酸化膜とからなる積層膜が目的 のキャパシタ下部電極形状に加工される。加工後、キャ パシタ下部電極側面には金属薄膜電極表面が一部露出し ているが、該露出部は急速熱酸化処理及び/又は酸素を 含むガス雰囲気中でのプラズマ処理により酸化される。 さらに、金属薄膜のシリサイド層が金属電極と接続部材 との間に形成されるように熱処理が行われる。かくし て、前記のような種々の利点を備えた本発明にかかる半 導体記憶装置が容易に製造される。

【0067】本発明の第19の態様にかかる半導体記憶装置の製造方法においては、基本的には本発明の第1 2、第14、第16又は第18の態様にかかる半導体記憶装置の製造方法の場合と同様の作用が生じる。さらに、化学的機械研磨法によりキャパシタ下部電極表面が平坦化されるので、リーク電流の増加が抑制される。

【0068】本発明の第20の態様にかかる半導体記憶装置の製造方法においては、基本的には本発明の第11~第19の態様のいずれか1つにかかる半導体記憶装置の製造方法の場合と同様の作用が生じる。さらに、層間絶縁膜とキャパシタ下部電極との間に密着層が形成されるので、該層間絶縁膜とキャパシタ下部電極との間の密着性が良好となる。

[0069]

【実施例】以下、本発明の実施例を具体的に説明する。 <第1実施例>以下、本発明の第1実施例を図1を用い て説明する。図1は、本発明に基づく第1実施例にかか るDRAMの構造を示す部分断面図である。図1中にお いて、P型半導体基板101、フィールド酸化膜10 2、トランスファゲートトランジスタ103a、103 b、N型不純物領域106a、106b、106c、チ ャネル領域121、ゲート絶縁膜105、ゲート電極1 04a、104b、104d、酸化膜107、埋め込み ビット線108、絶縁層109、第1の層間絶縁膜11 0、コンタクトホール110a、プラグ111等のキャ パシタ下部の構造については、図44に一例を示す従来 の半導体記憶装置と同様である。また、キャパシタ上部 の第2の層間絶縁膜117、第1のアルミ配線層11 8、保護膜119、アルミニウム配線層120等も、図 44に示す従来の半導体記憶装置と同様である。

0 【0070】第1実施例においては、キャパシタ下部電

極114を、金属電極130と金属酸化膜131とによ って構成した。ここで、金属電極130の材料には、従 来の材料である白金に代えてルテニウム又はイリジウム を用いた。また、金属酸化膜131の形成においては、 まず金属電極130の上部にそれらの金属電極材の酸化 物である上面金属酸化膜131aを堆積し、金属電極1 30と該上面金属酸化膜131aとを合わせて加工した 後、金属電極130の側面を酸素プラズマ雰囲気下で酸 化することで側面金属酸化膜131bとし、上面金属酸 化膜131が構成されるようにしている。キャパシタ下 部電極114の膜厚としては、金属電極130について は30~600nmであることが望ましく、金属酸化膜 131については、上面及び側面とも20~100nm であることが望ましい。第1実施例においては、金属電 極130については膜厚を300mmとし、金属酸化膜 131については膜厚を上面及び側面とも50nmとし た。なお、層間絶縁膜110と金属電極130との間の 密着性に問題がある場合は、図2に示すようにチタン、 ジルコニウム、タンタル、シリコン、クロム、ニッケ ル、コバルト、ニオブ、モリブデン等の金属又はそれら の合金、あるいはその窒化物を密着層133として用い るのが有効である。キャパシタ誘電体膜115にはBa TiO3膜を用いた。第1実施例では下部電極側面への 被覆性の観点からキャパシタ誘電体膜115の形成法と してCVD法を選択している。電極膜とキャパシタ誘電 体膜115のエッチング加工は、反応性イオンエッチン グ法によって行った。キャパシタ上部電極116には酸 化ルテニウムを用いた。その膜厚は、好ましくは30~ 600 n m で あり、 第1 実 施 例 で は 100 n m と し た 。 第1実施例においては、キャパシタ電極を、従来の白金 に代えてルテニウムあるいはイリジウムによって構成し たので、反応性イオンエッチングでの加工が容易となっ た。また、キャパシタ誘電体膜の形成時に界面低誘電率 層の生成も認められず、信頼性の高い安定したキャパシ 夕特性を実現できた。

【0071】上記のように、キャパシタ下部電極をイリジウムやルテニウムからなる金属電極とそれらの酸化物からなる金属酸化膜で構成したので、従来の白金を電極材として用いた場合に比べて、電極の加工が容易となる。層間絶縁膜と金属電極の間の密着性は、密着層により改善される。また、キャパシタ下部電極の表面が全域を設善される。また、キャパシタ下部電極の表面が反応は、の高温の酸化雰囲気でも電極表面が反応せず、定なキャパシタ特性が得られる。第1実施例においては、金属酸化膜を形成するために金属電極に対して急速熱処理炉での酸化処理を施しているが、これ以外の方法として、酸素を含むプラズマによる酸化やCVD法による膜形成等も用いることができる。さらに、本発明は、DRAM以外の高誘電率膜を用いた薄膜キャパシタを

するデバイスに対しても有効に適用できることはいうま でもない。

20

【0072】<第2実施例>以下、本発明の第2実施例 を図3を用いて説明する。図3は、本発明に基づく第2 実施例にかかるDRAMの構造を示す部分断面図であ る。図3中において、P型半導体基板101、フィール ド酸化膜102、トランスファゲートトランジスタ10 3 a 、 1 0 3 b 、 N型不純物領域 1 0 6 a 、 1 0 6 b 、 106c、チャネル領域121、ゲート絶縁膜105、 化膜131aと側面金属酸化膜131bとにより金属酸 10 ゲート電極104a、104b、104d、酸化膜10 7、埋め込みビット線108、絶縁層109、第1の層 間絶縁膜110、コンタクトホール110a、プラグ1 11等のキャパシタ下部の構造については、図44に一 例を示す従来の半導体記憶装置と同様である。また、キ ャパシタ上部の第2の層間絶縁膜117、第1のアルミ 配線層118、保護膜119、アルミニウム配線層12 0等も、図44に示す従来の半導体記憶装置と同様であ る。

【0073】第2実施例においては、プラグ111は燐 20 をドープした多結晶シリコンとしている。金属酸化膜 1 30の形成時の熱処理によってプラグ111が酸化され るのを防ぐために、多結晶シリコンに対してエッチング を施すことで、プラグ111の上端が第1の層間絶縁膜 110の上面より凹んでいるようにした。その凹みの程 度は30~500 n m が適当であり、第2実施例では5 0 n m とした。さらに、プラグ111を覆うように、キ ャパシタ下部電極114として、シリサイド層132、 金属電極130及び金属酸化膜131が形成されてい る。ここで、金属電極130の材料には、従来の白金に 30 代えてルテニウム又はイリジウムを用い、その側面及び 上面を急速熱処理炉で酸化することによって金属酸化膜 131としている。ここにおいて、処理温度を600℃ 以上の高温にすることで、金属電極130の一部がプラ グ111のシリコンと反応し、シリサイド層132とな る。このシリサイド層132の形成によって、キャパシ タ下部電極114と基板101との間の電気的な抵抗を 低減することができる。図4に示すように、層間絶縁膜 110と金属電極130との間に、第1実施例で提案し た密着層133を設ける場合は、密着層133とプラグ 40 111のシリコンとが反応してシリサイド層を形成する 場合があるが、これは何ら問題はなく、キャパシタ下部 電極114と基板101との間の電気的な抵抗の低減が 可能であることは確認済みである。キャパシタ下部電極 114膜の膜厚は、金属電極130については30~2 00 n m であることが望ましく、第2実施例では100 nmとした。また、上面金属酸化膜131については1 00~700 n m であることが望ましく、第2 実施例で は600nmとした。側面金属酸化膜131については 20~100 n m であることが望ましく、第2実施例で 50 は50 nmとした。また、キャパシタ上部電極116に

はルテニウムの酸化物を用いた。その膜厚は、好ましく は40~200 nmであり、第2実施例では100 nm とした。キャパシタ誘電体膜115にはSrTiО 3膜 を用い、第2実施例では第1実施例と同様に下部電極側 面への被覆性の観点からキャパシタ誘電体膜115の形 成法としてCVD法を選択している。電極膜とキャパシ 夕誘電体膜115のエッチング加工は、反応性イオンエ ッチング法によって行うようにしている。第2実施例に おいては、キャパシタの電極を従来の白金に代えてルテ ニウムあるいはイリジウムによって構成したので、反応 性イオンエッチングでの加工が容易となる。また、キャ パシタ誘電体膜形成時に界面低誘電率層の生成も認めら れず、信頼性の高い安定したキャパシタ特性を実現する ことができる。また、この素子においてはプラグの上端 を層間絶縁膜の上面から凹ませ、かつ、下部電極の一部 をシリサイド層としたために、コンタクト抵抗を低減さ せることができる。なお、プラグの上端を層間絶縁膜の 上面から凹ませることなく、下部電極の一部をシリサイ

ド層とすることによってもコンタクト抵抗の低減効果が

あることも確認済みである。 【0074】上記のように、キャパシタ下部電極をイリ ジウムやルテニウムからなる金属電極とイリジウムやル テニウムの酸化物からなる金属酸化膜及びイリジウムや ルテニウムのシリサイド層で構成したので、従来の白金 を電極材として用いた場合に比べて、電極の加工が容易 となる。層間絶縁膜と金属電極の間の密着性は、密着層 により改善される。また、キャパシタ下部電極の表面が 金属酸化膜で覆われるようにしたので、キャパシタ誘電 体膜形成時の高温の酸化雰囲気でも電極表面が反応せ ず、安定なキャパシタ特性が得られるようになり、プラ グ材のシリコンと金属電極がシリサイド層を介して接続 されているようにしたので、コンタクト抵抗を低減する ことができる。さらに、プラグの上端を層間膜の上面か ら凹ませたので、金属酸化膜やキャパシタ誘電体膜形成 時にプラグ材のシリコンが酸化されることを避けること ができる。なお、第2実施例においては、金属酸化膜を 形成するために金属電極に対して急速熱処理炉での酸化 処理を施したがこれ以外の方法として、酸素を含むプラ ズマによる酸化やCVD法による膜形成等も用いること ができる。さらに、本発明は、高誘電率膜を用いた薄膜 キャパシタを有する他のデバイスに対しても有効に適用 することができるのはいうまでもない。また、シリサイ ド層の形成を金属電極の酸化と同時に行ったが、金属電 極の酸化をより低温で行い、その後にシリサイド形成を 行っても、あるいは逆の順で金属酸化膜の形成とシリサ イド層の形成を行っても差しつかえばない。さらに、本 発明は、DRAM以外の高誘電率膜を用いた薄膜キャパ シタを有するデバイスに対しても有効に適用することが できるのはいうまでもない。

【0075】<第3実施例>以下、本発明の第3実施例

- 22 5方法を、図5~図

である半導体記憶装置の製造方法を、図5~図13を用いて説明する。図5~図13は、本発明に基づく第3実施例にかかるDRAMの製造工程(製造方法)を示す部分断面図である。

【0076】まず、図5に示すように、従来例と同様の 方法で、P型半導体基板101、フィールド酸化膜10 2、トランスファゲートトランジスタ103a、103 b、N型不純物領域106a、106b、106c、チ ャネル領域121、ゲート絶縁膜105、ゲート電極1 04a、104b、104d、酸化膜107、埋め込み ビット線108、絶縁層109、第1の層間絶縁膜11 0、コンタクトホール110a等のキャパシタ下部の構 造を形成する。そして、SiH4系のガスによるCVD 法を用いてコンタクトホール110a内を埋め込みかつ 第1の層間絶縁膜110を覆うように形成した燐をドー プした多結晶シリコン層にRIE法などを用いてエッチ バック処理を施す。これにより、コンタクトホール11 0 a内にプラグ111を形成する。プラグ111の材料 として第3実施例ではシリコンを用いているが、タング 20 ステン、チタン、タンタルといった金属あるいはこれら 金属の合金や窒化物等も用いることができる。

【0077】次に、図6に示すように、金属電極130 をプラグ111の上面上及び第1の層間絶縁膜110表 面上に堆積する。金属電極130の材質としてはルテニ ウム、イリジウム等が用いられる。第3実施例では用い ていないが、これら金属電極130と層間絶縁膜110 との間の密着性に問題がある場合は、第1実施例で提案 したように密着層133を形成する方法が有効である。 ルテニウム、イリジウム等の堆積法としては、CVD 法、スパッタリング法等が用いられる。第3実施例にお いては、金属電極130としてルテニウム膜が、半導体 基板101を400℃に加熱してスパッタリング法によ って300 nmの膜厚で形成された。半導体基板101 の加熱は行っても行わなくてもよいが、行う場合は85 0℃以下にすることが好ましい。また、金属電極130 の膜厚は20 nm~500 nmの範囲にあることが好ま しい。金属電極130はCVD法による形成も可能であ る。ルテニウムをCVDで堆積する場合、Ru (C 5H5) 2、Ru (DPM) 3、Ru3 (CO) 12及びRu (hfb) (CO) 4のいずれかをを原料として300 ℃~700℃で堆積することができる。

【0078】次に、図7に示すように、金属電極130をRIE処理して所定の形状にパターニングする。第3 実施例においては、キャパシタの電極を従来の白金に代えてルテニウムあるいはイリジウムによって構成したので、RIEでの加工が容易となり、金属電極130側面の残さも認められない。

【0079】次に、図8に示すように、金属電極130 の表面を酸化し、金属酸化膜電極131aを形成する。 50 第3実施例においては、金属電極130としてのルテニ ウムの酸化には、減圧酸素雰囲気で半導体基板101を 赤外線ランプにより500℃~700℃で10秒から6 00秒保持する急速熱酸化法を用いた。一般的な電気炉 において500℃以上で加熱酸化すると、形成された酸 化ルテニウムの表面が荒れてしまいリーク電流を増加さ せる要因となるが、急速熱酸化法により形成された酸化ルテニウムは表面形状が平坦であった。金属酸化膜電極 131aの膜厚は第3実施例では上面及び側面とも50 nmとしたが、上面及び側面で10~100nmであればよい。金属電極130の表面を酸化する方法として、 室温あるいは500℃以下での酸素、N2O、オゾン等 の酸化性ガス雰囲気下のプラズマ処理も用いることがで きる。この場合も、酸化ルテニウム表面が平坦であることが確認されている。

【0080】この第3実施例のように、プラグ111に シリコンを主成分とする材料を選択した場合、図9に示 すように、金属酸化膜電極131aで金属電極130を 覆った後、500℃~800℃で10秒から60秒の急 速熱処理を施すことにより、金属電極の一部をその金属 のシリサイドにすることができる。第3実施例において は10 nmのルテニウムシリサイド層132を形成し た。なお、シリサイド層132の膜厚は50 nm以下で あることが望ましい。このように金属電極の一部をシリ サイド化することにより安定なコンタクトを形成するこ とができ、コンタクト抵抗が低減される。第1実施例で 提案したように、層間絶縁膜110と金属電極130と の間に密着層133を設ける場合は、密着層133とプ ラグ111のシリコンが反応してシリサイド層を形成す る場合があるが、これは何ら問題はなく、キャパシタ下 部電極114と基板101との間の電気的な抵抗の低減 が可能であることが確認されている。第3実施例におい ては金属電極加工後にシリサイド層132の形成を行っ ているが、加工工程前であっても問題はない。

【0081】次に、図10あるいは図11に示すよう に、キャパシタ誘電体膜115としてSrTiO 3膜を 堆積し、続いて上部電極116として酸化ルテニウムを 堆積する。第3実施例では、キャパシタ下部電極側面へ の被覆性の観点からキャパシタ誘電体膜115の形成法 としてCVD法を選択している。キャパシタ誘電体膜形 成時において、第3実施例に示した酸化ルテニウム、ル テニウム積層電極構造は安定であり、界面低誘電率層の 生成も認められず、信頼性の高い安定したキャパシタ特 性が実現された。上部電極116としての酸化ルテニウ ム膜の堆積には、第3実施例においては、反応性スパッ タリング法を用いた。この形成法は金属ルテニウムをタ ーゲットとし、スパッタリングのガス成分に酸素を添加 するものである。なお、酸化ルテニウム上部電極の膜厚 は金属電極130堆積の場合と同様である。以上のよう にして上部電極116まで形成した後、所定形状にパタ ーニングする。

24

【0082】次に、図12あるいは図13に示すように、キャパシタ上部の第2の層間絶縁膜117、第1のアルミ配線層118、保護膜119、アルミニウム配線層120等を従来と同様の方法で形成すると、本発明に基づく第3実施例におけるDRAMが完成することになる。

【0083】上記のように、キャパシタ下部電極を、イ リジウムやルテニウムからなる金属電極と、それらの酸 化物からなる金属酸化膜とで構成したので、従来の白金 10 を電極材として用いた場合に比べて、電極の加工が容易 となった。また、キャパシタ下部電極の表面が金属酸化 膜で覆われるようにしたので、キャパシタ誘電体膜形成 時に電極表面が反応せず、安定なキャパシタ特性が得ら れるようになった。第3実施例においては、金属酸化膜 を形成するために金属電極に対して急速熱処理法での酸 化処理を施したので、キャパシタ下部電極表面を平坦に することができ、リーク電流の増加を抑制することがで きた。プラグ材としてシリコンを主成分とする材料を用 いる場合には、金属電極がシリサイド層を介して接続さ 20 れるようにしたので、コンタクト抵抗を低減することが できた。さらに、本発明は、DRAM以外の高誘電率膜 を用いた薄膜キャパシタを有するデバイスに対しても有 効に適用できるものであることはいうまでもない。

【0084】<第4実施例>以下、本発明の第4実施例を示す半導体記憶装置の製造方法を、図14~図23を用いて説明する。図14~図23は、本発明に基づく第4実施例にかかるDRAMの製造工程(製造方法)を示す部分断面図である。

【0085】まず、図14と図15とに示すように、P型半導体基板101、フィールド酸化膜102、トランスファゲートトランジスタ103a、103b、N型不純物領域106a、106b、106c、チャネル領域121、ゲート絶縁膜105、ゲート電極104a、104b、104d、酸化膜107、埋め込みビット線108、絶縁層109、第1の層間絶縁膜110、コンタクトホール110a、プラグ111及び金属電極130を第3実施例と同様の方法で形成する。第4実施例には用いていないが、第1実施例で提案したように、金属電極130と層間絶縁膜110との間の密着性に問題がある場合は、密着層133を形成する。

【0086】次に、図16に示すように、金属電極13 0の表面に金属酸化膜電極131aを形成する。第4実 施例においては、金属酸化膜電極131aとして反応性 スパッタリング法により堆積した酸化ルテニウム膜を用 いている。この酸化ルテニウムは半導体基板を室温から 500℃に保持し、スパッタリングガスとしアルゴンと 酸素の混合ガスを導入して形成している。その膜厚は金 属電極130を形成する場合と同様である。こうして堆 積された酸化ルテニウムの表面は平坦であった。なお、 50 金属酸化膜電極131aとしての酸化ルテニウムの形成

26

法については、第3実施例で提案したように、金属電極 130としてのルテニウム表面の急速熱酸化法、あるい は酸素、N2O、オゾン等の酸化性ガス雰囲気下のプラ ズマ酸化法を適用できることはいうまでもない。

【0087】金属酸化膜電極131aとしての酸化ルテ ニウムを500℃以上に加熱して堆積する場合、あるい は堆積後500℃以上の熱処理を施す場合には酸化ルテ ニウムの表面が荒れてしまいリーク電流を増加させる。 この場合、酸性を示し酸化アルミニウムを主成分とする スラリーを用いた化学的機械研磨法で図16に示すよう に平坦化することができる。なお、この方法で平坦化し た場合、リーク電流は印加電圧1Vにおいて1平方セン チメートルあたり45nAであり、平坦な金属酸化膜電 極を堆積した場合の1平方センチメートルあたり45 n Aと比べてリーク電流の増加は認められなかった。な お、化学的機械研磨法による平坦化を行わなかった場 合、リーク電流は1平方センチメートルあたり10mA 以上と大きかった。

【0088】次に、図17に示すように、金属電極13 0及び金属酸化膜電極131aの積層電極をRIE処理 して所定の形状にパターニングする。第4実施例におい ては、キャパシタの電極を従来の白金に代えてルテニウ ムもしくはイリジウム又はこれらの酸化物によって構成 したので、RIEでの加工が容易となり、積層電極側面 の残さも認められない。

【0089】次に、図18に示すように、金属電極13 0 及び金属酸化膜電極 1 3 1 a の積層電極の側面部のう ち金属電極130が露出している部分を酸化し、金属電 極130を金属酸化膜電極131bで覆う。第4実施例 では酸化ルテニウムあるいはルテニウムの積層電極にお・ いて、その側面部に露出しているルテニウムを第3実施 例で提示した急速熱酸化法、あるいは酸化性ガス雰囲気 下のプラズマ酸化法で酸化し、ルテニウム層が酸化ルテ ニウム電極で覆われるようにした。

【0090】この第4実施例に示すように、プラグ11 1にシリコンを主成分とする材料を選択した場合、図1 9に示すように、金属酸化膜電極131a、131bで 金属電極130を覆った後、500℃~800℃で10 秒から60秒の急速熱処理を施すことにより、金属電極 の一部をその金属のシリサイドにすることができる。第 40 4 実施例においては10 n m のルテニウムシリサイド層 132を形成した。なお、シリサイド層132の膜厚は 50 n m以下であることが望ましい。このように金属電 極の一部をシリサイド化することにより安定なコンタク トを形成でき、コンタクト抵抗が低減される。第1実施 例で提案したように、層間絶縁膜110と金属電極13 0の間に密着層133を設ける場合は、密着層133と プラグ111のシリコンが反応してシリサイド層を形成 する場合があるが、これは何ら問題はなく、キャパシタ 下部電極114と基板101との間の電気的な抵抗の低

減が可能であることが確認されている。第4実施例にお いては金属電極加工後にシリサイド層の形成を行ってい るが、加工工程前であっても問題はない。

【0091】次に、図20あるいは図21に示すよう に、キャパシタ誘電体膜115としてSrTiO 3膜を **堆積し、続いて上部電極116として酸化ルテニウムを** 堆積する。第4実施例では、キャパシタ下部電極側面へ の被覆性の観点からキャパシタ誘電体膜115の形成法 としてCVD法を選択している。キャパシタ誘電体膜形 成時において、第4実施例に示した酸化ルテニウム、ル テニウム積層電極構造は安定であり、界面低誘電率層の 生成も認められず、信頼性の高い安定したキャパシタ特 性が実現された。上部電極116の形成法、膜厚につい ては第3実施例と同様である。以上のようにして上部電 極116まで形成した後、所定形状にパターニングす る。

【0092】次に、図22あるいは図23に示すよう に、キャパシタ上部の第2の層間絶縁膜117、第1の アルミ配線層118、保護膜119、アルミニウム配線 層120等を従来と同様の方法で形成すると、本発明に 基づく第4実施例にかかるDRAMが完成されることに なる。

【0093】上記のように、キャパシタ下部電極をイリ ジウムやルテニウムからなる金属電極とそれらの酸化物 からなる金属酸化膜とで構成したので、従来の白金を電 極材として用いた場合に比べて、電極の加工が容易とな る。また、キャパシタ下部電極が表面荒れのない金属酸 化膜で覆われるようにしたので、キャパシタ誘電体膜形 成時に電極表面が反応せずかつリーク特性に優れたキャ バシタ特性が得られる。なお、第4実施例に示したよう に、金属酸化膜の形成においてその金属酸化膜表面が荒 れた場合にも化学的機械研磨法を用いて平坦化処理する ことでリーク電流の増加を抑制できる。プラグ材として シリコンを主成分とする材料を用いる場合には、金属電 極がシリサイド層を介して接続されるようにしたので、 コンタクト抵抗が低減される。さらに、本発明は、DR AM以外の高誘電率膜を用いた薄膜キャパシタを有する デバイスに対しても有効に適用できるものであることは いうまでもない。

【0094】<第5実施例>以下、本発明の第5実施例 を示す半導体記憶装置の製造方法を、図24~図32を 用いて説明する。図24~図32は、本発明に基づく第 5 実施例にかかるDRAMの製造工程(製造方法)を示 す部分断面図である。

【0095】まず、図24に示すように、従来例と同様 の方法で、P型半導体基板101、フィールド酸化膜1 02、トランスファゲートトランジスタ103a、10 3 b、N型不純物領域106a、106b、106c、 チャネル領域121、ゲート絶縁膜105、ゲート電極 50 104a、104b、104d、酸化膜107、埋め込 みピット線108、絶縁層109、第1の層間絶縁膜1 10、コンタクトホール110a等のキャパシタ下部の 構造を形成する。次に、SiH4系のガスによるCVD 法を用いてコンタクトホール110a内を埋め込みかつ 第1の層間絶縁膜110を覆うように形成した燐をドー プした多結晶シリコン層にRIE法などを用いてエッチ バック処理を施す。その際、後に示す金属酸化膜電極1 3 1 a の形成時や、金属酸化膜電極 1 3 1 a の形成時の ための熱処理、あるいはキャパシタ誘電体膜形成時にプ ラグ111が酸化されるのを防ぐために、プラグ111 の上端が第1の層間絶縁膜110の上面より凹んでいる ようにした。その凹みの程度は30~500nmが適当 であり、第5実施例では50nmとした。このようにし て、コンタクトホール110a内にプラグ111を形成 する。プラグ111の材料として第5実施例ではシリコ ンを用いたが、タングステン、チタン、タンタルといっ た金属及びこれら金属の合金や窒化物等も用いることが できる。

【0096】次に、図25~図29に示すように、第3 実施例に提示したプロセスを用いて金属電極130、金 属酸化膜電極131a、キャパシタ誘電体膜115、上 部電極116、キャパシタ上部の第2の層間絶縁膜11 7、第1のアルミ配線層118、保護膜119、アルミ ニウム配線層120等を形成すると、図29に示すよう な本発明に基づく第5実施例にかかるDRAMの1つが 完成する。なお、第1実施例で提案したように、金属電 極130と層間絶縁膜110との間の密着性に問題があ る場合は、密着層133を形成する方法が有効である。 【0097】この第5実施例に示すように、プラグ11 1にシリコンを主成分とする材料を選択した場合、図2 4~図26に示す工程の後、図30に示すように、金属 酸化膜電極131aで金属電極130を覆い500℃~ 800℃で10秒から60秒の急速熱処理を施すことに より、金属電極の一部をその金属のシリサイドにするこ とができる。第5実施例においては10nmのルテニウ ムシリサイド層132を形成した。なお、シリサイド層 の膜厚は50 n m以下であることが望ましい。このよう に金属電極の一部をシリサイド化することにより安定な コンタクトを形成でき、コンタクト抵抗も低減できる。 第1実施例で提案したように、層間絶縁膜110と金属 雷極130の間に密着層133を設ける場合は、密着層 133とプラグ111のシリコンが反応してシリサイド 層を形成する場合があるが、これは何ら問題はなく、キ ャパシタ下部電極114と基板101との間の電気的な 抵抗の低減が可能であることが確認されている。この工 程に引き続いて図31と図32とに示すように、第3実 施例に提示したプロセスを用いて金属電極130、金属 酸化膜電極131a、キャパシタ誘電体膜115、上部 電極116、キャパシタ上部の第2の層間絶縁膜11 7、第1のアルミ配線層118、保護膜119、アルミ

28

ニウム配線層120等を形成すると、図32に示すような本発明に基づく第5実施例にかかるもう1つのDRA Mが完成する。

【0098】上記のように、キャパシタ下部電極をイリ ジウムやルテニウムからなる金属電極とそれらの酸化物 からなる金属酸化膜とで構成したので、従来の白金を電 極材として用いた場合に比べて、電極の加工が容易とな る。また、キャパシタ下部電極が表面荒れのない金属酸 化膜で覆われるようにしたので、キャパシタ誘電体膜形 成時に電極表面が反応せずかつリーク特性に優れたキャ パシタ特性が得られる。なお、第5実施例に示したよう に、金属酸化膜の形成においてその金属酸化膜表面が荒 れた場合にも化学的機械研磨法を用いて平坦化処理する ことでリーク電流の増加を抑制することができる。ま た、プラグの上端を層間膜の上面から凹ませたので、金 属酸化膜やキャパシタ誘電体膜形成時にプラグ材のシリ コンが酸化されるのを避けることができる。プラグ材と してシリコンを主成分とする材料を用いる場合には、金 属電極がシリサイド層を介して接続されるようにしたの 20 で、コンタクト抵抗が低減される。さらに、本発明は、 DRAM以外の高誘電率膜を用いた薄膜キャパシタを有 するデバイスに対しても有効に適用できるものであるこ とはいうまでもない。

【0099】〈第6実施例〉以下、本発明の第6実施例を示す半導体記憶装置の製造方法を、図33~図42を用いて説明する。図33~図42は、本発明に基づく第6実施例にかかるDRAMの製造工程(製造方法)を示す部分断面図である。

【0100】まず、図33に示すように、従来例と同様 の方法で、P型半導体基板101、フィールド酸化膜1 02、トランスファゲートトランジスタ103a、10 3 b、N型不純物領域106a、106b、106c、 チャネル領域121、ゲート絶縁膜105、ゲート電極 104a、104b、104d、酸化膜107、埋め込 みビット線108、絶縁層109、第1の層間絶縁膜1 10、コンタクトホール110a等のキャパシタ下部の 構造を形成する。次に、SiH4系のガスによるCVD 法を用いてコンタクトホール110a内を埋め込みかつ 第1の層間絶縁膜110を覆うように形成した燐をドー 40 プした多結晶シリコン層にRIE法などを用いてエッチ バック処理を施す。その際、後に示す金属酸化膜電極1 31a、131bの形成時や金属酸化膜電極131a、 131bの形成時のための熱処理、あるいはキャパシタ 誘電体膜形成時にプラグ111が酸化されるのを防ぐた めに、プラグ111の上端が第1の層間絶縁膜110の 上面より凹んでいるようにした。その凹みの程度は30 500nmが適当であり、第6実施例では50nmと した。このようにしてコンタクトホール110a内にプ ラグ111を形成する。プラグ111の材料として第6 50 実施例ではシリコンを用いたが、タングステン、チタ

ン、タンタルといった金属及びこれら金属の合金や窒化 物等も用いることができる。

【0101】次に、図34~図39に示すように、第4 実施例に示したプロセスを用いて金属電極130、金属 酸化膜電極131a、131b、キャパシタ誘電体膜1 15、上部電極116、キャパシタ上部の第2の層間絶 縁膜117、第1のアルミ配線層118、保護膜11 9、アルミニウム配線層120等を形成すると、図39 に示すような本発明に基づく第6実施例にかかるDRA Mの1つが完成する。第1実施例で提案したように、金 属電極130と層間絶縁膜110との間の密着性に問題 がある場合は、密着層133を形成する方法が有効であ る。

【0102】第4実施例に示したように、金属酸化膜電 極としての酸化ルテニウムを500℃以上に加熱して堆 積する場合あるいは堆積後500℃以上の熱処理を施す 場合には酸化ルテニウムの表面が荒れてしまいリーク電 流を増加させる。この場合、酸性を示し酸化アルミニウ ムを主成分とするスラリーを用いた化学的機械研磨法で 図35に示すように平坦化することができる。なお、こ の方法で平坦化した場合、リーク電流は印加電圧1 V に おいて1平方センチメートルあたり45nAであり、平 坦な金属酸化膜電極を堆積した場合の1平方センチメー トルあたり45nAと比べてリーク電流の増加は認めら れなかった。また、化学的機械研磨法による平坦化を行 わなかった場合、リーク電流は1平方センチメートルあ たり10mA以上と大きかった。また、この第6実施例 に示すように、プラグ111にシリコンを主成分とする 材料を選択した場合、図33~図37に示す工程の後、 図40に示すように、金属酸化膜電極131a、131 bで金属電極130を覆い500℃~800℃で10秒 から60秒の急速熱処理を施すことにより、金属電極の 一部をその金属のシリサイドにすることができる。第6 実施例においては10nmのルテニウムシリサイド層1 32を形成した。なお、シリサイド層132の膜厚は5 0 n m以下であることが望ましい。このように金属電極 の一部をシリサイド化することにより安定なコンタクト を形成することができ、コンタクト抵抗を低減すること ができる。層間絶縁膜110と金属電極130との間に 密着層133を設ける場合は、密着層133とプラグ1 11のシリコンが反応してシリサイド層を形成する場合 があるが、これは何ら問題はなく、キャパシタ下部電極 114と基板101との間の電気的な抵抗の低減が可能 であることが確認されている。この工程に引き続いて、 図41と図42とに示すように、第4実施例に提示した プロセスを用いて金属電極130、金属酸化膜電極13 1a、131b、キャパシタ誘電体膜115、上部電極 116、キャパシタ上部の第2の層間絶縁膜117、第 1のアルミ配線層118、保護膜119、アルミニウム

30

明に基づく第6実施例にかかるもう1つのDRAMが完成する。

【0103】上記のように、キャパシタ下部電極をイリ ジウムやルテニウムからなる金属電極とそれらの酸化物 からなる金属酸化膜とで構成したので、従来の白金を電 極材として用いた場合に比べて、電極の加工が容易とな る。また、キャパシタ下部電極が表面荒れのない金属酸 化膜で覆われるようにしたので、キャパシタ誘電体膜形 成時に電極表面が反応せずかつリーク特性に優れたキャ 10 バシタ特性が得られる。なお、第6実施例に示したよう に、金属酸化膜の形成においてその金属酸化膜表面が荒 れた場合にも化学的機械研磨法を用いて平坦化処理する ことでリーク電流の増加を抑制することができる。ま た、プラグの上端を層間膜の上面から凹ませたので、金 属酸化膜やキャパシタ誘電体膜形成時にプラグ材のシリ コンが酸化されるのが避けられる。プラグ材としてシリ コンを主成分とする材料を用いる場合には、金属電極が シリサイド層を介して接続されるようにしたので、コン タクト抵抗が低減される。さらに、本発明は、DRAM 以外の高誘電率膜を用いた薄膜キャパシタを有するデバ イスに対しても有効に適用できるものであることはいう までもない。

[0104]

【発明の効果】本発明の第1の態様にかかる半導体記憶装置によれば、ドライエッチングによる加工が容易であるので、電極の加工が容易となり、製造コストが低減される。また、キャパシタンスの低下やリーク電流の増加が生じないので、半導体記憶装置の品質が高められる。さらに、キャパシタ構造をスタック型などの立体セル構造とし、その下部電極をルテニウムやイリジウムで構成し、その表面を電極材の酸化層で覆えば、キャパシタ容量が大きくなり、半導体記憶装置の性能が良くなる。

【0105】本発明の第2の態様にかかる半導体記憶装置によれば、基本的には本発明の第1の態様にかかる半導体記憶装置の場合と同様の効果が得られる。さらに、コンタクト抵抗が低減されるので、半導体記憶装置の性能が一層良くなる。

【0106】本発明の第3の態様にかかる半導体記憶装置によれば、基本的には本発明の第1又は第2の態様にかかる半導体記憶装置の場合と同様の効果が得られる。さらに、金属酸化膜の膜質が良好となるので、半導体記憶装置の品質がさらに高められる。

【0107】本発明の第4の態様にかかる半導体記憶装置によれば、基本的には本発明の第1又は第2の態様にかかる半導体記憶装置と同様の効果が得られる。さらに、金属酸化膜の膜質が一層良好となるので、半導体記憶装置の品質がなお一層高められる。

116、キャパシタ上部の第2の層間絶縁膜117、第 【0108】本発明の第5の態様にかかる半導体記憶装 1のアルミ配線層118、保護膜119、アルミニウム 置によれば、基本的には本発明の第1~第4の態様のい 配線層120等を形成すると、図42に示すような本発 50 ずれか1つにかかる半導体記憶装置の場合と同様の効果 が得られる。さらに、金属酸化膜形成時における接続部 材の酸化が防止されるので、半導体記憶装置の品質が非 常に良好となる。

【0109】本発明の第6の態様にかかる半導体記憶装 置によれば、基本的には本発明の第1~第5の態様のい ずれか1つにかかる半導体記憶装置の場合と同様の効果 が得られる。さらに、層間絶縁膜とキャパシタ下部電極 との間の密着性が良好となるので、半導体記憶装置の品 質がさらに良好となる。

【0110】本発明の第7の態様にかかる半導体記憶装 置によれば、基本的には本発明の第2の態様にかかる半 導体記憶装置の場合と同様の効果が得られる。さらに、 層間絶縁膜とキャパシタ下部電極との間の密着性が良好 となり、かつコンタクト抵抗が一層低減されるので、半 導体記憶装置の品質が極めて良好となる。

【0111】本発明の第8の態様にかかる半導体記憶装 置によれば、基本的には本発明の第7の態様にかかる半 導体記憶装置の場合と同様の効果が得られる。さらに、 金属酸化膜の膜質が良好となるので、半導体記憶装置の 品質が一層高められる。

【0112】本発明の第9の態様にかかる半導体記憶装 置によれば、基本的には本発明の第7の態様にかかる半 導体記憶装置の場合と同様の効果が得られる。さらに、 金属酸化膜の膜質がさらに良好となるので、半導体記憶 装置の品質がさらに高められる。

【0113】本発明の第10の態様にかかる半導体記憶 装置によれば、基本的には本発明の第7の態様にかかる 半導体記憶装置の場合と同様の効果が得られる。さら に、金属酸化膜形成時における接続部材の酸化が防止さ れるので、半導体記憶装置の品質が非常に高められる。

【0114】本発明の第11の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0115】本発明の第12の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0116】本発明の第13の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 40 方法の第3工程におけるDRAMの部分断面図である。 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0117】本発明の第14の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0118】本発明の第15の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

32

【0119】本発明の第16の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0120】本発明の第17の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0121】本発明の第18の態様にかかる半導体記憶 装置の製造方法によれば、前記のような種々の利点を備 えた本発明にかかる半導体記憶装置を容易に製造するこ とができるので、製造コストが低減される。

【0122】本発明の第19の態様にかかる半導体記憶 装置の製造方法によれば、基本的には本発明の第12、 第14、第16又は第18の熊様にかかる半導体記憶装 置の製造方法の場合と同様の効果が得られる。さらに、 化学的機械研磨法によりキャパシタ下部電極表面が平坦 化されるので、リーク電流の増加が抑制され、半導体記 憶装置の品質がさらに高められる。

20 【0123】本発明の第20の態様にかかる半導体記憶 装置の製造方法によれば、基本的には本発明の第11~ 第19の態様のいずれか1つにかかる半導体記憶装置の 製造方法の場合と同様の効果が得られる。さらに、層間 絶縁膜とキャパシタ下部電極との間の密着性が良好とな るので、半導体記憶装置の品質が一層高められる。

【図面の簡単な説明】

【図1】 本発明の第1実施例にかかるDRAMの部分 断面図である。

【図2】 本発明の第1実施例にかかるもう1つのDR 30 A M の部分断面図である。

【図3】 本発明の第2実施例にかかるDRAMの部分 断面図である。

【図4】 本発明の第2実施例にかかるもう1つのDR AMの部分断面図である。

【図5】 本発明の第3実施例にかかるDRAMの製造 方法の第1工程におけるDRAMの部分断面図である。

【図6】 本発明の第3実施例にかかるDRAMの製造 方法の第2工程におけるDRAMの部分断面図である。

【図7】 本発明の第3実施例にかかるDRAMの製造

【図8】 本発明の第3実施例にかかるDRAMの製造 方法の第4工程におけるDRAMの部分断面図である。

【図9】 本発明の第3実施例にかかるDRAMのもう 一つの製造方法の第4工程におけるDRAMの部分断面 図である。

【図10】 本発明の第3実施例にかかるDRAMの製 造方法の第5工程におけるDRAMの部分断面図であ る。

【図11】 本発明の第3実施例にかかるDRAMのも 50 う一つの製造方法の第5工程におけるDRAMの部分断 面図である。

【図12】 本発明の第3実施例にかかるDRAMの製造方法の第6工程におけるDRAMの部分断面図である。

【図13】 本発明の第3実施例にかかるDRAMのもう一つの製造方法の第6工程におけるDRAMの部分断面図である。

【図14】 本発明の第4実施例にかかるDRAMの製造方法の第1工程におけるDRAMの部分断面図である。

【図15】 本発明の第4実施例にかかるDRAMの製造方法の第2工程におけるDRAMの部分断面図である。

【図16】 本発明の第4実施例にかかるDRAMの製造方法の第3工程におけるDRAMの部分断面図である。

【図17】 本発明の第4実施例にかかるDRAMの製造方法の第4工程におけるDRAMの部分断面図である。

【図18】 本発明の第4実施例にかかるDRAMの製造方法の第5工程におけるDRAMの部分断面図である。

【図19】 本発明の第4実施例にかかるDRAMのもう1つの製造方法の第5工程におけるDRAMの部分断面図である。

【図20】 本発明の第4実施例にかかるDRAMの製造方法の第6工程におけるDRAMの部分断面図である。

【図21】 本発明の第4実施例にかかるDRAMのもう1つの製造方法の第6工程におけるDRAMの部分断面図である。

【図22】 本発明の第4実施例にかかるDRAMの製造方法の第7工程におけるDRAMの部分断面図である。

【図23】 本発明の第4実施例にかかるDRAMのもう1つの製造方法の第7工程におけるDRAMの部分断面図である。

【図24】 本発明の第5実施例にかかるDRAMの製造方法の第1工程におけるDRAMの部分断面図である。

【図25】 本発明の第5実施例にかかるDRAMの製造方法の第2工程におけるDRAMの部分断面図である。

【図26】 本発明の第5実施例にかかるDRAMの製造方法の第3工程におけるDRAMの部分断面図である。

【図27】 本発明の第5実施例にかかるDRAMの製造方法の第4工程におけるDRAMの部分断面図である。

【図28】 本発明の第5実施例にかかるDRAMの製 50 けるDRAMの部分断面図である。

J4

造方法の第5工程におけるDRAMの部分断面図である。

【図29】 本発明の第5実施例にかかるDRAMの製造方法の第6工程におけるDRAMの部分断面図である。

【図30】 本発明の第5実施例にかかるDRAMのもう1つの製造方法のシリサイド層形成工程におけるDRAMの部分断面図である。

【図31】 本発明の第5実施例にかかるDRAMのも 10 う1つの製造方法の第5工程におけるDRAMの部分断 面図である。

【図32】 本発明の第5実施例にかかるDRAMのもう1つの製造方法の第6工程におけるDRAMの部分断面図である。

【図33】 本発明の第6実施例にかかるDRAMの製造方法の第1工程におけるDRAMの部分断面図である。

【図34】 本発明の第6実施例にかかるDRAMの製造方法の第2工程におけるDRAMの部分断面図である。

【図35】 本発明の第6実施例にかかるDRAMの製造方法の第3工程におけるDRAMの部分断面図である。

【図36】 本発明の第6実施例にかかるDRAMの製造方法の第4工程におけるDRAMの部分断面図である。

【図37】 本発明の第6実施例にかかるDRAMの製造方法の第5工程におけるDRAMの部分断面図である。

【図38】 本発明の第6実施例にかかるDRAMの製造方法の第6工程におけるDRAMの部分断面図である。

【図39】 本発明の第6実施例にかかるDRAMの製造方法の第7工程におけるDRAMの部分断面図である。

【図40】 本発明の第6実施例にかかるDRAMのもう1つの製造方法のシリサイド層形成工程におけるDRAMの部分断面図である。

【図41】 本発明の第6実施例にかかるDRAMのも40 う1つの製造方法の第6工程におけるDRAMの部分断面図である。

【図42】 本発明の第6実施例にかかるDRAMのもう1つの製造方法の第7工程におけるDRAMの部分断面図である。

【図43】 DRAMの一般的な構成を示すブロック図である。

【図44】 従来のDRAMの一例を示す部分断面図である。

【図45】 従来のDRAMの製造工程の第1工程におり けるDRAMの部分断面図である。

34

35

【図46】 従来のDRAMの製造工程の第2工程におけるDRAMの部分断面図である。

【図47】 従来のDRAMの製造工程の第3工程におけるDRAMの部分断面図である。

【図48】 従来のDRAMの製造工程の第4工程におけるDRAMの部分断面図である。

【図49】 従来のDRAMの製造工程の第5工程におけるDRAMの部分断面図である。

【図50】 従来のDRAMの製造工程の第6工程におけるDRAMの部分断面図である。

【図51】 従来のDRAMの製造工程の第7工程におけるDRAMの部分断面図である。

【図52】 従来のDRAMの製造工程の第8工程におけるDRAMの部分断面図である。


【図53】 従来のDRAMの製造工程の第9工程におけるDRAMの部分断面図である。

【符号の説明】


101 半導体基板、102 フィールド酸化膜、10 3a トランスファーゲートトランジスタ、103b 36

*トランスファーゲートトランジスタ、104aゲート電 極、104b ゲート電極、104d ゲート電極、1 05 ゲート絶縁膜、106a 不純物領域、106b 不純物領域、106c 不純物領域、108 埋め込 みビット線、109 絶縁層、110 第1の層間絶縁 膜、110a コンタクトホール、111 プラグ、1 14 キャパシタ下部電極、115 キャパシタ誘電体 膜、116 キャパシタ上部電極、117 第2の層間 絶縁膜、118 第1のアルミ配線層、119 保護 10 膜、120 アルミニウム配線層、121 チャネル領 域、130 金属電極、131 金属酸化膜、131a 上面金属酸化膜、131b 側面金属酸化膜、132 シリサイド層、133 密着層、150 DRAM、 151 メモリセルアレイ、152 ロウアンドカラム アドレスバッファ、153 ロウデコーダ、154 カ ラムデコーダ、155 センスリフレッシュアンプ、1 56 データインバッファ、157データアウトバッフ ァ、158 クロックジェネレータ、160 キャパシ


【図1】




【図2】




【図5】




【図6】




【図3】




【図7】




【図9】




【図14】




【図4】




【図8】




【図10】




【図11】




【図13】




【図16】




【図12】




【図15】




【図17】




【図24】




【図18】




【図19】




【図20】




【図21】



【図22】



[図23]



[図25]







図26]




【図27】




【図28】




【図29】




[図30]




【図31】




【図32】




【図34】




【図36】




【図33】




【図35】




【図37】




【図38】




【図39】




【図41】




【図40】




[図42]




[図43]




【図44】




【図45】




【図46】




[図47]




【図48】




[図49]




【図50】




【図51】



【図52】



【図53】



フロントページの続き

S.

(72)発明者 三上 登

兵庫県尼崎市塚口本町八丁目1番1号 三 菱電機株式会社半導体基礎研究所内 (72)発明者 芝野 照夫

兵庫県尼崎市塚口本町八丁目1番1号 三 菱電機株式会社半導体基礎研究所内

